دانلود مقاله Subtractors and Adder–Subtractor ، پیاده سازی VHDL

موضوع

Subtractors and Adder–Subtractor

چکیده

جمع کننده یا اضافه کننده یک مدار دیجیتال است که مجموع عددها را بدست میآورد. جمع کننده ها میتوانند برای جمع اعداد در حالت BCD یا در پرکاربردترین حالت آنها یعنی اعداد دودویی مورد استفاده قرار گیرند. جمع وابسته به نیاز می تواند در مبنا های متفاوتی انجام گیرد اما در اینجا مبنای 2 مورد برسی قرار گرفته  است.

محتویات فایل

 مقدمه و کد VHDL آمده است.

 

دانلود مقاله Subtractors and Adder–Subtractor ، پیاده سازی VHDL
قیمت : 6000 تومان
فرمت فایل : Pdf
تعداد صفحه : 7
حجم فایل : کیلوبایت
برچسب زده شد , ,

پاسخ دهید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *